CAREER
Working Culture
Our company’s working
culture is based on “rationality”
There’s only one team at DeepX
That means a politics free,
flat hierarchy
We always value open communication
to better achieve our goals
Our company honors each team
member’s dedication
Hiring Process
Application
Process

01

입사지원

필수 기재 사항

· 현재까지 수행 연구, 기술 관련
경력 상세 기재
· 각종 프로젝트 참여 이력 상세 기재
(어려웠던 점, 해결방법 포함)
· 단순한 소개가 아닌 기술적 깊이와
가치를 명료하게 설명

이력서 / 포트폴리오
및 자기소개서 제출
(신입 지원의 경우, 학부/대학원 성적증명서 제출)

Online Interview
(Optional)
02온라인 면접(필요시)약 30분 ~ 1시간 간
담당 엔지니어와 기술 면접
1st Interview
Process
031차 면접 프로세스 과거 연구 내용 / 담당 직무 관련
기술면접 (약 2시간)
지원자의 회사 관련 질문에 대한 응답
2nd Interview
Process
042차 면접 프로세스CEO와 면담 형식으로 진행
지원자가 회사에 기여할 수 있는 점 논의
지원자의 회사 관련 질문에 대한 상세 논의
Job
Offer
05최종합격 통보 및 잡 오퍼

Job Posting

Back to list

전문연구요원 (병역특례) 수시 모집 (AI SW/HW 분야)

작성일
2021.04.12
작성자
by deepx
조회
241
[공통자격요건]
ㆍ학력 : 석사 이상
ㆍ나이/성별 : 무관


-------------------------------------------------------------------------------------------------------------------------
딥러닝 알고리즘 및 응용 엔지니어

[담당 직무]
딥러닝 알고리즘 구현 및 응용 (AI 하드웨어 프로세서 설계 및 개발 관련)

[기본 요구능력]
- Machine Learning 및 알고리즘의 배경 지식
- Tensorflow/Pytorch/Caffe 등 딥러닝 프레임워크 사용 경험
- Audio/Video 응용 신경망 개발 경험
- 데이터 생성, 모델 학습, 모델 검증 경험

[우대 조건]
- 관련 분야 경력자 우대
- 인공신경망 모델 설계와 구현의 가능자
- 각종 응용을 위한 신경망 개발 능력
- 자체 서버 시스템/환경 사용 경험 또는 AWS 등 클라우드 사용 경험
- SW 개발 경험 (Git, Testing, GitLab, 등)
- 연구/개발 방향의 상호 결정을 위한 HW/SW 와 협동 개발 능력
- AI 관련 CS 분야 대학원 학위자
- 스마트폰 앱/어플 개발 능력
- SW 개발 능력
- CUDA 언어 및 Tensor RT 관련 능력


-------------------------------------------------------------------------------------------------------------------------
System SW 엔지니어

[담당 직무]
AI System SW 설계 및 구현 (AI System 제어 및 운영 SW 개발 관련)

[기본 요구 능력]
- ASM/C/C++/Python 언어 코딩 기술
- 운영체제 SW 설계 및 구현
- 알고리즘/네트워크/컴파일러 이해 및 구현
- ARM/RISC/x86/x64 Architecture 제어 기술
- Core/BSP/Protocol Stack 구현 및 문제 해결
- I2C/USB/PCIe 등의 Peripheral 및 DDR/AMBA 등 Memory Bus 제어 SW 구현 기술

[우대 조건]
- Tensorflow/Pytorch 등 AI framework/Middleware 이해 및 응용 개발 경험자
- NPU/TPU/GPU 등 HW Accelerator 제어/운영 SW 개발 경력자
- RTOS/Linux 등 운영체제 개발 경력자
- JTAG/MTB/ETM/SWD/ICD 등 디버그 툴 숙련자
- PM(Power Management), MMU/MPU 등 시스템 모듈 이해 및 제어 SW 구현 경험자
- Git, SVN, Confluence, Motion, Jenkins. Jira 등 개발 환경 구축/운영 경험자
- Linux/Mac/Windows/Android 기반 응용 프로그램 구현 경험자
- 인공신경망 및 딥러닝 관련 지식 보유자


-------------------------------------------------------------------------------------------------------------------------
Software Architecture 설계 엔지니어

[담당 직무]
Software framework 설계 및 구현 (Software Architect)

[기본 요구 능력]
- 소프트웨어 아키텍쳐 설계 경험
- Windows/Linux 상에서 C++/Python 언어 사용 개발 경험
- C++ / Python 언어 사용 개발 경험
- 객체지향 설계에 대한 이해
- Computer Architecture/Compiler/Operating System/Algorithm에 대한 이해

[우대 조건]
- 인공신경망 및 딥러닝 관련 지식 보유자
- PyTorch 및 Tensorflow 사용 경험
- SoC System SW 설계 및 구현
- HW-SW Co-simulation 경험
- Hardware 제어 소프트웨어 프레임워크 경험 및 이해
- Linux 상에서 Shell script 사용 경험
- RESTful API 이해 및 사용 경험
- Android 또는 iOS App 개발 경험
- 분산 처리 시스템 개발 경험
- ONNX Format 분석 경험 및 이해
- Tensor RT 이해 및 경험
- LLVM, TVM, ARMNN, GLOW 등에 대한 경험 및 이해
- SystemC에 대한 이해


-------------------------------------------------------------------------------------------------------------------------
RTL 기반 HW IP 설계 엔지니어

[담당 직무]
RTL 기반 HW IP 설계 (AI 하드웨어 프로세서 설계 및 개발 관련)

[기본 요구 능력]
- Linux 환경에서 Verilog RTL 설계
- Simulation Model 및 Testbench 설계
- RTL Simulation 및 Verification
- C 기반 모델의 RTL IP 설계 및 IP 검증 가능자
- Language: Python/Perl, C/C++

[우대 조건]
- ARM based SoC 설계
- ARM(AHB, AXI) SoC Platform 및 주변 IP 설계
- High Speed Interface IP (PCIe, USB, SATA, DDR/LPDDR 등) 사용한 FPGA 및 ASIC 설계 경험
- 각종 EDA tool 경험자 (VCS/NC sim, Verdi, Design Compiler, PrimeTime, Formality, SpyGlass, 등)
- DC constraints 경험
- CDC 관련 RTL 설계 경험
- ASIC 양산 경험자
- 5년 이상 경력자
- FPGA prototyping 관련 경험자
- 인공신경망 및 딥러닝 관련 지식 보유자


-------------------------------------------------------------------------------------------------------------------------
FPGA 플랫폼 엔지니어

[담당 직무]
FPGA 플랫폼 구축 및 프로토타입 개발(AI 하드웨어 프로세서 설계 및 개발 관련)

[기본 요구 능력]
- Verilog-HDL 기반 RTL 설계
- Simulation Model 및 Testbench 설계
- RTL Simulation 및 Verification
- FPGA built in logic analyzer 사용 경험(Chip Scope/SignalTap)  
- Language: Python/Perl, C/C++
- Vivado 또는 Synplify 또는 Quartus II 경험

[우대 조건]
- 각종 FPGA interface block 사용 경력자(LVDS, Single ended, DDR4 interface, PCIe, GTY/GTM 등)
- DSP slice/block 사용 경험 
- 대용량 FPGA 사용 경험.(Xilinx Virtex/Kintex, Altera: Stratix)
- ARM 기반 SoC 관련 지식 보유자.(AHB, AXI 관련 지식, SoC를 대용량 FPGA 포팅 가능자)
- FPGA와 연동하는 Daughter 보드 PCB 설계/개발 관련 지식 보유자
- 각종 센서 interface 관련 지식 보유자
- Firmware 개발, embedded Linux 포팅 및 SW 개발, Device Driver 개발 관련 지식 보유자
- Nios/MicroBlaze soft core 관련 지식 보유자
- Xilinx Zynq FPGA 사용 관련 지식 보유자
- 인공신경망 및 딥러닝 관련 지식 보유자


-------------------------------------------------------------------------------------------------------------------------
Design Verification 엔지니어

[담당 직무]
IP and SoC Design Verification (AI 하드웨어 프로세서 설계 및 개발 관련)

[기본 요구 능력]
- System Verilog, UVM, C 를 이용한 IP 및 SoC Full chip 검증
- IP 및 SoC Full chip Test plan 작성 및 검증
- Coverage/constraint 등 Verification Methodology
- 스펙 기반의 verification attribute 와 coverage model 추출
- IP 및 SoC Design 기능을 디버깅
- Linux Shell, Tcl, Python, Perl 사용 원활
- Linux OS 기반 환경에서 개발 경험 및 능력
- C/C++ and object oriented programming 기반으로 기술된 알고리즘 이해와 설계 개발 경험 및 능력

[우대 조건]
- ARM processor and debugger 관련 지식 보유
- ACE/AXI/AHB/APB Bus 관련 지식 보유
- ASIC Verification 관련 지식 보유
- 인공신경망 및 딥러닝 관련 지식 보유


-------------------------------------------------------------------------------------------------------------------------
PCIe Digital 설계 엔지니어

[담당 직무]

PCIe Digital 설계 및 응용 (AI 하드웨어 프로세서 설계 및 개발 관련)


[기본 요구 능력]
- 전자/전기/컴퓨터공학 전공, 석사 이상
- PCIe Gen3/4 이용한 SoC 설계 및 검증
- Verilog RTL 설계 및 검증 경력 (5년 이상)
- EDA tool (VCS/Xcelium sim, Verdi, Design Compiler) 사용 능력
- Linux OS 기반 환경에서 개발 경험 및 능력
- C/C++ and object oriented programming 기반으로 기술된 알고리즘 이해와 설계 개발 경험 및 능력


[우대 조건]
- DMA Controller 설계 능력
- FPGA 프로토타입과 SoC Chip의 Validation 과 디버깅 경험
- 28/16/14/12nm 공정의 ASIC 또는 SoC 양산 이해
- Synopsys/Cadence/Faraday PHY IP 사용 경험
- PCIe IP Design Guide적용한 PKG 개발자와 협업 경험
- PCIe IP 적용된 PCB 설계에 대한 PI/SI 검토 및 문제 해결 경험
- 인공신경망 및 딥러닝 관련 지식 보유자


-------------------------------------------------------------------------------------------------------------------------
DDR DRAM Controller 설계 엔지니어


[담당 직무]
DRAM Controller 와 관련 HW 설계 (AI 하드웨어 프로세서 설계 및 개발 관련)


[기본 요구 능력]
- 전자/전기/컴퓨터공학 전공, 석사 이상
- DDR/LPDDR DRAM Controller 설계 및 검증
- DRAM controller 와 PHY architecture 등을 포함한 고성능 Memory subsystem 개발 경험 및 능력
- RTL 및 Micro-architecture 정의 능력
- EDA tool (VCS/Xcelium sim, Verdi, Design Compiler) 사용 능력
- Linux OS 기반 환경에서 개발 경험 및 능력
- C/C++ and object oriented programming 기반으로 기술된 알고리즘 이해와 설계 개발 경험 및 능력


[우대 조건]
- FPGA 프로토타입과 SoC Chip의 Validation 과 디버깅 경험
- 28/16/14/12nm 공정 ASIC/SoC 양산 이해도
- 인공신경망 및 딥러닝 관련 지식 보유자


-------------------------------------------------------------------------------------------------------------------------
SoC ASIC 설계 엔지니어


[담당 직무]

SoC ASIC 설계 (AI 하드웨어 프로세서 설계 및 개발 관련)


[기본 요구 능력]
- Verilog/System Verilog 이용한 RTL 설계
- ARM Core, AMBA bus 및 interconnect 이용한 SoC 설계
- AXI Bus 등 AMBA 버스 아키텍처 및 IP의 버스 인터페이스 설계
- SoC Top integration 및 Verification
- EDA 툴 사용 (RTL simulation 및 Synthesis)
- Linux, shell, tcl, python, perl 사용 원활
- Clock domain Crossing에 대한 깊은 이해와 관련 경험


[우대 조건]
- RTL synthesis, STA, CDC check, Lint, formal verification, Back-End Design Support 경험
- 시스템 레벨 CDC free Clock Generation Unit (CGU), Reset Generation Unit (RGU) 설계 경험
- 풍부한 ECO (Engineering Change Order) 경험
- ASIC, SoC 또는 AP 양산 및 Chip Bring-Up 경험
- FPGA prototyping 관련 지원 경험
- PCIe, USB, LPDDR/DDR 4/5 Integration 관련 지식 보유
- 인공신경망 및 딥러닝 관련 지식 보유



-------------------------------------------------------------------------------------------------------------------------
High Level Synthesis (HLS) 또는 C2RTL 기반 RTL 설계 엔지니어


[담당 직무]
High Level Synthesis (HLS) 또는 C2RTL 기반 RTL 설계
(AI 하드웨어 프로세서 설계 및 개발 관련)


[기본 요구 능력]
- 전자/전기/컴퓨터공학 전공, 석사 이상
- High Level Synthesis (HLS) 또는 C2RTL 기반 데이터 연산 처리 하드웨어의 RTL 설계
- Verilog HDL 설계 능력
- IP 레벨 Architecture 모델링 및 Micro-architecture 정의 능력
- EDA tool (Stratus/Catapult/Synfora and VCS/Xcelium sim, Verdi, Design Compiler) 사용 능력
- Linux OS 기반 환경에서 개발 경험 및 능력
- C/C++ and object oriented programming 기반으로 기술된 알고리즘 이해와 설계 개발 경험 및 능력


[우대 조건]
- FPGA 기반 IP 프로토타입 및 Validation 과 디버깅 경험
- 개발한 IP의 Design Compiler 기반 합성 및 PPA 특성 분석 경험
- 인공신경망 및 딥러닝 관련 지식 보유자


* 근무조건
- 근무형태 : 정규직
- 근무일시 : 주 5일(월~금) 오전 9시~오후 6시
- 급여 : 면접후 결정(4,000만원 ~ 1억원 이상)
- 근무지역 : (13494) 경기 성남시 분당구 판교역로 231 H스퀘어 S동 7층 701호(삼평동) - 신분당선 판교역에서 500m 이내

* 접수 방법
- 접수방법 : 사람인 입사지원 or 이메일 입사지원 (info@deepx.co.kr)
- 이력서양식 : 자유양식 (제목: 성명_이력서_지원일자_지원분야)
ex) 홍길동_이력서_210407_RTL 기반 HW IP 설계 엔지니어
- 제출서류 : 이력서(사진첨부 / 연락처 및 희망 연봉기재 / 주요 경력 업무 내용 포함), 자기(경력)소개서, 포트폴리오 혹은 각종 프로젝트 참여 관련 자료